新兴技术越蓬勃，RISC-V就越繁荣。凭借开放、可定制、可扩展、简洁高效等优势，RISC-V在生成式AI、汽车电子、智能终端等领域加速渗透，以新的逻辑和思路焕新计算产业。同时，随着RVA23的发布，RISC-V的软件生态和跨平台能力持续提升，全产业链加速适配。在7月17日举办的第五届RISC-V中国峰会（以下简称“峰会”）上，记者看到了一系列“芯”趋势。

RVA23照进现实 硬件实现与工具链适配提速

长期以来，跨平台兼容性和软件可移植性，是制约RISC-V生态扩张的瓶颈。去年10月，RISC-V国际基金会宣布RVA23配置文件正式获批。该配置文件规范了64位应用处理器的实现标准，使其能够运行来自标准二进制操作系统发行版的操作系统堆栈，这对实现跨硬件平台的软件可移植性至关重要，并有效规避供应商锁定风险。

本届RISC-V峰会，与会嘉宾介绍了一系列围绕RVA23的适配进展。

在配置文件规范的基础上，广大开发者还需要RVA23的硬件方案，以获取开发板等硬件支持。RISC-V国际基金会首席架构师Krste Asanovic表示，RVA23硬件已经在路上。“很多开发人员会问RVA23的硬件在哪里，请大家耐心等待，不久之后就会有RVA23的硬件解决方案，这是RISC-V万里长征的第一步。我们会有硬件和软件生态系统的路线图，让大家清楚获知RISC-V将何去何从。”

同时，RISC-V国际基金会将聚焦大于32位的长指令，为RISC-V的性能提升预留更多空间。“固定的32位指令格式将成为RISC-V长期演化的障碍，其他固定32位的ISA在编码空间上已经捉襟见肘。”Krste Asanovic说，“RISC-V从一开始就包含了可变长度的指令，更长的指令有助于缩减代码规模、提升性能，并支持日益增多的数据类型。”

RVA23也给RISC-V处理器的协同仿真验证带来更多挑战。中国科学院计算技术研究所特别研究助理徐易难表示，一方面，RISC-V指令集的复杂度迅速膨胀，比如RVA23有33个必选扩展、830页指令集手册，相比2019年已经翻倍，且不同的RISC-V扩展有不同的验证需求，导致验证难度提升。另一方面，处理器的电路仿真速度——尤其是基于软件的仿真速度随着处理器规模扩大而大幅下降。

为了改善芯片验证质量与效率，产业界转向基于Emulator、FPGA的硬件仿真平台，其特点在于将REF（参考模型）部署在Host环境，以软硬件（RTL-Host）通信为核心，利用PCIE、以太网、InfiniBand等连接手段在软件（Host侧）和硬件（RTL侧）之间传递信息，实现了对电路仿真的数量级加速，比如香山处理器团队长期维护的DiffTest框架，已经支持硬件仿真加速。

但香山团队发现，RTL-Host架构带来的通信开销，限制了DiffTest对香山等复杂处理器的验证加速效果。面对这一瓶颈，香山团队提出了SVM（可综合验证方法），把整个REF映射到FPGA或Emulator上，使REF与DUT（待测设计）的通信都在片上完成，从而避免通信开销。

随着香山处理器迭代到第三代架构“昆明湖”，核心数量增加至16核，系统复杂性进一步提升。围绕香山昆明湖16核CPU的大级联FPGA系统验证，香山团队与EDA企业合见工软提出了一套系统化的多核处理器FPGA验证方法论，包括设计移植与适配、编译迭代效率与资源优化使用的最大化平衡、渐进式启动策略与软硬协同调试技术。基于这套方法论，昆明湖16核版本的整体验证效率提升约40%，大幅缩短产品上市时间，且时钟转换、自动分割、TDM IP绑定等关键工作都可以交给EDA工具，让用户将宝贵的时间留给项目本身。

对于RVA的演进路线，Krste Asanovic透露，RVA下一个版本名称暂定为RVA30，预计2030年左右推出。RISC-V社区会先推动RVA23落地，再逐步过渡到RVA30。在这一过程中，会推出RVA23.1、RVA23.2等小版本更新，增加一些小的选项，以加持未来RVA30的功能升级。

朋友圈再扩大 CUDA将适配RISC-V

2024年，全球基于RISC-V指令集的芯片出货量达到数百亿颗，但相当一部分集成在嵌入式系统中。如今，RISC-V的朋友圈正在扩大，有望在更高性能的计算架构中发挥更加显性的作用。

英伟达每年出货的芯片中，有十亿颗以上集成了RISC-V微控制器。如今，英伟达正在与RISC-V进行更深层次的融合。

“CUDA已经部署在x86和Arm指令集上，还没有在RISC-V部署。但是我们正在向外界传达一个信息——我们要将CUDA移植到RISC-V的架构上。”英伟达副总裁Frans Sijstermans表示。

Frans Sijstermans介绍英伟达在RISC-V的进展

在推动CUDA与RISC-V适配的过程中，Frans Sijstermans注意到有三个层面的工作有待加强。

一是技术规格上，RVA23架构配置文件以及服务器SoC规范已经获批，但仍然缺乏服务器平台规范以及性能事件监控、内存标记、机密虚拟机、矩阵运算等支持。

二是软件层面，在RISC-V国际基金会官网上已经能看到75个软件包的适配支持，但在性能优化、生态成熟度、高层应用栈方面还有待完善。

三是CPU方面，当前可用开发板有限，主要基于SiFive P550处理器和平头哥玄铁C920处理器，尚无符合RVA23架构标准的主机CPU，以及相应的AIA中断控制器、IOMMU（输入输出内存管理单元）和虚拟化管理程序。

Frans Sijstermans表示，待RISC-V生态系统成熟后，标准CUDA版本将支持符合服务器平台规范及Linux操作系统的RISC-V架构。此外，今年5月，英伟达推出NVLink Fusion技术，将英伟达的高速互连技术NVLink与第三方ASIC、CPU等异构芯片深度融合，构建半定制AI基础设施。NVLink Fusion将为定制化RISC-V CPU提供机架级解决方案，实现从RISC-V CPU到完整数据中心的快速部署。

自主可控又包容 RISC-V将利好AI产业

“RISC-V在提升生成式AI算法的性能和效率方面，有哪些技术优势？”在峰会的圆桌讨论环节，与会嘉宾和观众围绕这一问题进行了投票。最终，“开放的架构利于软硬件协同设计”“模块化、可扩展的架构”“指令集简洁高效”占据前三。

中国科学院计算技术研究所副所长、中国开放指令生态（RISC-V）联盟秘书长包云岗认为，RISC-V能为AI带来三点优势。首先，RISC-V可以与CPU实现更好的协同。上世纪80年代的“浮点”、90年代的多媒体指令，都融合到了CPU。AI的扩展指令也将融合到CPU，为智能体在多个模型之间反复调用带来优势。其次，RISC-V灵活可定制。当前AI推理场景多且需求多样，云端需要“满血版”大模型，边缘侧需要“蒸馏版”大模型，还要根据具体需求进行定制和微调。而RISC-V允许开发者在硬件层面进行裁剪和定制优化。最后，目前国内AI芯片企业都有自己的软件栈，呈现“垂直烟囱式”的发展模式。RISC-V能提供统一的扩展指令集，将软件栈和上层的编译器、库统一起来，在全球层面共建软件生态。

数据显示，2030年半导体市场规模将突破万亿美元，其中超过70%与AI相关。对于AI的技术架构，上海开放处理器产业创新中心理事长、中国RISC-V产业联盟理事长戴伟民作了一个比喻：训练是树干，端上的微调是树枝，推理卡是“树叶”，未来大量推理卡会用在端侧。而RISC-V“自主可控又繁荣”的优势，将在AI时代发挥作用。

基于RISC-V，计算系统能够在更加广泛的维度、更多产业链环节实现开放。由全球知名芯片技术专家Jim Keller担任CEO的AI初创公司Tenstorrent基于RISC-V建立了从IP、芯粒、芯片到板卡/服务器/系统的全栈方案。其开放式芯粒架构(OCA)实现了物理层、传输层、协议层、系统层、软件层的开源。“数据显示，2028年60%~80%的高性能AI都会采用芯粒架构，芯粒的好处是降低研发价格、提升可用性、组合灵活及便于合作。基于OCA，企业或者研究单位可以节省研发费用，将更多资金用于核心价值力的提升。”Tenstorrent首席架构师Wei-Han Lien表示。

目前，AI芯片有两大主流架构：GPGPU和ASIC。基于RISC-V，ASIC企业能够采用更加灵活的核心配置。在加速卡中，Tenstorrent采用了被称为“Baby RISC-V”的小型内核来负载复杂性低但需要专精的工作。比如其Grayskull e75加速卡由96个Tensix核心组成，每个核心包含5个可编程的Baby RISC-V，其中两个RISC-V内核负责数据移动并管理外部存储与本地SRAM之间的异步读写操作，其余三个内核分别负责数据解包、执行计算内核和数据打包。

在发挥模块化优势的同时，RISC-V的开放性能够保证各类核心、架构获得统一软件接口，以避免生态上的割裂。知合计算CEO、阿里巴巴达摩院首席科学家孟建熠表示，“Baby RISC-V”是处理AI的一条路径，能够大幅简化CPU的控制通路，将有限的硅面积集中到计算单元去，让业务与计算走得更近。但要转化到业务上，还需要“Big RISC-V”推动。此外，计算矩阵增强也可以基于新的器件、新的方法融入RISC-V。基于RISC-V的开放性，“Baby RISC-V”“Big RISC-V”或者其他物理器件能获得统一的界面和软件编程的统一接口，这将极大利好RISC-V的创新和生态繁荣。

打破生态孤岛 RISC-V加速汽车产业协同

汽车这一新型边缘智能终端，已经成为计算软硬件厂商的必争之地。在快速演变的汽车电子电气架构中，RISC-V大有可为。

芯来科技创始人胡振波表示，传统汽车是一个相对封闭的场景，老牌汽车芯片公司大多采用私有架构，导致汽车软件生态割裂。RISC-V作为国际标准的指令集架构，能够将孤岛式的软件开发连接起来，建立统一架构。且RISC-V是公开标准，不会形成单一的IP供应商依赖，这是RISC-V在车规领域落地的最大的前提。“在此前提之下，领军（汽车芯片）企业亦或是中立的第三方IP公司能够在大生态下发展并形成合力。”胡振波说道。

记者在峰会现场获悉，目前国内外企业围绕车规RISC-V的研发和适配工作正在紧密展开，包括感知、连接、域控等领域的IP、芯片、开发板，适配AUTOSAR的软件和开发环境，以及车规RISC-V编译器等工具。比如芯来科技率先推出了基于ISO26262 ASIL-B/D认证的RISC-V CPU IP——NA900；东风汽车与中国信科联合开发了全国产高性能车载控制芯片DF30及其符合AUTOSAR标准的OS（操作系统）和MCAL（微控制器抽象层），其中DF30是业界首款基于自主开源RISC-V多核架构,且功能安全等级达到ASIL-D的高端车规控制芯片；英飞凌于今年3月宣布将在未来几年内推出基于RISC-V的全新汽车MCU系列，该系列将成为英飞凌汽车MCU品牌AURIX的一部分。

峰会展区，奕斯伟基于32位RISC-V CPU的车规MCU

要继续推动RISC-V上车并发挥其开放、模块化的优势，需要产业链增加协同。

“在IP交付层面，要通过技术赋能和生态共建，提升RISC—V车规级IP的稳定性、可靠性和安全性，并增强其兼容性。在芯片设计层面，应通过场景驱动和标准赋能，保证芯片技术与应用的协同。对于Tier1，建议深度融入芯片的定义环节和开发环节，通过快速迭代改善应用。对于主机厂，希望优先给国产RISC—V车规芯片上车机会，通过建设示范项目增强市场的信心和认可度，进一步催生产业繁荣。”武汉二进制半导体CTO陈永洲表示。